计算机组成原理重点
author ：JusticeLee
第一章 计算机系统概论
- 没什么好说的看看就行，基本上都是一些
常识性质的
| 掌握 | 理解 | 了解 |
|---|---|---|
| 1.2.2 计算机的硬件框图 | 1.2.1 冯诺依曼计算机的特点 | 1.1 计算机系统的简介 |
| 1.3 计算机硬件的主要技术指标(会算) | 1.2.3 计算机的工作步骤 |
1.2.2 计算机的硬件框图(掌握)
1.3 计算机硬件的主要技术指标(掌握)
机器字长：机器字长是指CPU 一次能处理数据的位数，通常与CPU 的寄存器位数有关。存储容量：存储器的容量应该包括主存容量和辅存容量。- 主存容量：主存中存放二进制代码的总位数。存储容量＝存储单元个数 x 存储字长
- 辅存容童通常用字节数来表示。1G = 1024M =
* B
运算速度：CPI(单位时间内执行指令的平均条数)。或者是FLOPS(浮点运算次数每秒）
1.2.1 冯诺依曼计算机的特点(理解)
- 计算机由运算器、存储器、控制器、输入设备和输出设备五大部件组成。
- 指令和数据以同等地位存放于存储器内，并可按地址寻访。
- 指令和数据均用二进制数表示。
- 指令由操作码和地址码组成，操作码用来表示操作的性质，地址码用来表示操作数在存储器中的位置。
- 指令在存储器内按顺序存放。通常，指令是顺序执行的，在特定条件下，可根据运算结果或根据设定的条件改变执行顺序。
- 机器以运算器为中心，输入输出设备与存储器间的数据传送通过运算器完成。
1.2.3 计算机的工作步骤(理解)
- 上机前的准备：建立数学模型、确定计算方法和编制解题程序。
- 上机运行：通过主存储器、运算器、控制器、I/O设备等完成工作。
1.1 计算机系统的简介
1.1.1 计算机的软硬件概念
计算机系统由“硬件”和“软件”两大部分组成。
- 所谓“硬件”，是指计算机的实体部分，它由看得见摸得蓿的各种电子元器件，各类光、电、机设备的实物组成，如主机、外部设备等。
- 所谓“软件”，它看不见摸不着，由人们事先编制的具有各类特殊功能的程序组成。通常把这些程序寄寓予各类媒体（如RAM.,.ROM.、磁带、磁盘、光盘，甚至纸带等），它们通常存放在计算机的主存或辅存内。
1.1.2 计算机系统的层次结构
M5: 应用语言机器 – 应用语言
M4: 高级语言机器 – 高级语言
M3: 操作系统机器 – 作业控制语言
M2: 汇编语言机器 – 汇编语言
M1: 传统机器 – 机器指令系统
M0: 微程序机器 – 微指令系统
1.1.3 计算机组成和计算机体系结构
- 计算机体系结构是指那些能够被程序员所见到的计算机系统的属性，即概念性的结构与功能特性。
- 计算机组成是指如何实现计算机体系结构所体现的属性，它包含了许多对程序员来说是透
明的硬件细节。
第二章 计算机的发展及应用
- (
了解即可整个这一章的内容都不是很重要)
| 了解 |
|---|
| 2.1 计算机的发展史 |
| 2.2 计算机的应用 |
| 2.3 计算机的展望 |
2.1 计算机的发展史(了解)
2.1.1 计算机的产生和发展
第一代电子管计算机第二代晶体管计算机第三代集成电路计算机
2.2 计算机的应用(了解)
科学计算和数据处理：预测天气、制作报表。工业控制和实时控制：传感器、机床。网络技术的应用：电子商务、网络教育、敏捷制造。虚拟现实：VR技术等。办公自动化和管理信息系统：文秘、财务、人事、资料。CAD/CAM/CIMS：产品设计。多媒体技术：计算机技术和视频、音频及通信等技术相结合的产物。人工智能：使计算机来模拟人的智能的技术。
2.3 计算机的展望(了解)
略。
第三章 总线系统
- (
次重点，但是也挺重要的)
| 掌握 | 理解 | 了解 |
|---|---|---|
| 3.4.1 单总线结构 | 3.1 总线的基本概念 | 3.5.2 总线通信控制 |
| 3.4.2 多总线结构 | 3.2 总线的分类 | |
| 3.5.1 总线的判优控制 | 3.3 总线特性及性能指标 |
3.4.1 单总线结构(掌握)
图3.2 是单总线结构的示意，它是将CPU 、主存、I/O设备（通过I/O接口）都挂在一组总线上，允许I/O 设备之间、I/O设备与CPU 之间或I/O设备与主存之间直接交换信息。这种结构简单，也便于扩充，但所有的传送都通过这组共享总线，因此极易形成计算机系统的瓶颈。它也不允许两个以上的部件在同一时刻向总线传输信息，这就必然会影响系统工作效率的提高。这类总线多数被小型计算机或微型计算机所采用。
3.4.2 多总线结构(掌握)
双总线结构
双总线结构的特点是将速度较低的I/O 设备从单总线上分离出来，形成主存总线与I/O总线分开的结构。图中通道是一个具有特殊功能的处理器， CPU 将一部分功能下放给通道，使其对I/O设备具有统一管理的功能，以完成外部设备与主存储器之间的数据传送，其系统的吞吐能力可以相当大。这种结构大多用于大、中型计算机系统。
三总线结构
图3.8 中主存总线用于CPU 与主存之间的传输；I/O总线供CPU 与各类I/0 设备之间传递信息； DMA 总线用于高速I/O 设备（磁盘、磁带等）与主存之间直接交换信息。在三总线结构中，任一时刻只能使用一种总线。主存总线与DMA 总线不能同时对主存进行存取，I/O 总线只有在CPU 执行I/O指令时才能用到。
四总线结构
在这里又增加了一条与计算机系统紧密相连的高速总线。在高速总线上挂接了一些高速 I/O 设备，如高速局域网、图形工作站、多媒体、SCSI 等。它们通过Cache 控制机构中的高速总线桥或高速缓冲器与系统总线和局部总线相连，使得这些高速设备与CPU更密切。而一些较低速的设备如图文传真FAX 、调制解调器及串行接口仍然挂在扩展总线上，并由扩展总线接口与高速总线相连。这种结构对高速设备而言，其自身的工作可以很少依赖CPU，同时它们又比扩展总线上的设备更贴近CPU,可见对于高性能设备与CPU来说，各自的效率将获得更大的提高。在这种结构中，CPU 、高速总线的速度以及各自信号线的定义完全可以不同，以至各自改变其结构也不会影响高速总线的正常工作，反之亦然。
3.5.1 总线的判优控制(掌握)
总线判优控制可分集中式和分布式两种，前者将控制逻辑集中在一处（如在CPU 中），后者将控制逻辑分散在与总线连接的各个部件或设备上。
常见的集中式控制优先权方式有以下三种：
链式查询：在链式查询中，离总线控制部件最近的设备具有最高的优先级。这种方式的特点是：只需很少几根线就能按一定优先次序实现总线控制，并且很容易扩充设备，但对电路故障很敏感，且优先级别低的设备可能很难获得请求。计数器定时查询：当某个请求占用总线的设备地址与计数值一致时，便获得总线使用权，此时终止计数查询。这种方式的特点是：计数可以从“0“ 开始，此时一旦设备的优先次序被固定，设备的优先级就按0,1, …，n 的顺序降序排列，而且固定不变；计数也可以从上一次计数的终止点开始，即是一种循环方法，此时设备使用总线的优先级相等；计数器的初始值还可由程序设置，故优先次序可以改变。这种方式对电路故障不如链式查询方式敏感，但增加了控制线（设备地址）数，控制也较复杂。独立请求方式：每一台设备均有一对总线请求线BR和总线同意线BG 。当设备要求使用总线时，便发出该设备的请求信号。总线控制部件中有一排队电路，可根据优先次序确定响应哪一台设备的请求。这种方式的特点是：响应速度快，优先次序控制灵活（通过程序改变），但控制线数量多，总线控制更复杂。链式查询中仅用两根线确定总线使用权属于哪个设备，在计数器查询中大致用根线，其中n是允许接纳的最大设备数，而独立请求方式需采用2n 根线。
3.1 总线的基本概念(理解)
- 总线是连接多个部件的信息传输线，是各部件共享的传输介质。在某一时刻，只允许有一个部件向总线发送信息，而多个部件可以同时从总线上接收相同的信息。
3.2 总线的分类(理解)
片内总线：芯片内部的总线。系统总线：- 数据总线：传输各功能部件之间的数据信息。
- 地址总线：指出数据总线上的源数据或目的数据在主存单元的地址或I/O设备的地址。
- 控制总线：使各部件能在不同时刻占有总线使用权，是用来发出各种控制信号的传输线。
通讯总线：用于计算机系统之间或计算机系统与其他系统（如控制仪表、移动通信等）之间的通信。
3.3 总线特性及性能指标(理解)
3.3.1 总线特性
机械特性：指总线在机械连接方式上的一些性能，如插头与插座使用的标准，它们的几何尺寸、形状、引脚的个数以及排列的顺序，接头处的可靠接触等。电气特性：指总线的每一根传输线上信号的传递方向和有效的电平范围。功能特性：指总线中每根传输线的功能。时间特性：指总线中的任一根线在什么时间内有效。
3.3.2 性能指标
总线宽度：通常是指数据总线的根数，用bit （位）表示，如8 位、16 位、32 位、64 位（即8根、16 根、32 根、64 根）。总线带宽：总线带宽可理解为总线的数据传输速率，即单位时间内总线上传输数据的位数，通常用每秒传输信息的字节数来衡量，单位可用MBps （兆字节每秒）表示。时钟同步/异步：总线上的数据与时钟同步工作的总线称为同步总线，与时钟不同步工作的总线称为异步总线。总线复用：一条信号线上分时传送两种信号。信号线数：地址总线、数据总线和控制总线三种总线数的总和。总线控制方式：包括突发工作、自动配置、仲裁方式、逻辑方式、计数方式等。其他指标：如负载能力、电源电压、总线宽度能否扩展等。
3.5.2 总线通信控制(了解)
总线通信控制主要解决通信双方如何获知传输开始和传输结束，以及通信双方如何协调如何配合。通常用四种方式：同步通信、异步通信、半同步通信和分离式通信。一个总线周期（完成一次总线操作的时间）分为四个阶段：申请分配阶段、寻址阶段、传数阶段、结束阶段。
同步通信：通信双方由统一时标控制数据传送，一般用于总线长度较短、各部件存取时间比较一致的场合。在同步通信的总线系统中，总线传输周期越短，数据线的位数越多，直接影响总线的数据传输率。异步通信：克服了同步通信的缺点，允许各模块速度的不一致性，给设计者充分的灵活性和选择余地。采用应答方式在主模块发出请求一直等待从模块反馈回来的响应，才开始通信。主从模块之间增加两条应答线。异步通信可用于并行传送或串行传送、异步串行通信的数据传送速率用波特率)来衡量。- 不互锁方式：主模块发出请求信号后，不必等待接到从模块的回答信号，而是经过一段时间，确认从模块已收到请求信号后，便撤销其请求信号；从模块接到请求信号后，在条件允许时发出回答信号，并且经过一段时间（这段时间的设置对不同设备而言是不同的）确认主模块已收到回答信号后，自动撤销回答信号。可见通信双方并无互锁关系。例如， CPU 向主存写信息， CPU 要先后给出地址信号、写命令以及写人数据，即采用此种方式。
- 半互锁方式：主模块发出请求信号，必须待接到从模块的回答信号后再撤销其请求信号，有互锁关系；而从模块在接到请求信号后发出回答信号，但不必等待获知主模块的请求信号已经撤销，而是隔一段时间后自动撤销其回答信号，无互锁关系。由于一方存在互锁关系，一方不存在互锁关系，故称半互锁方式。
- 全互锁方式：主模块发出请求信号，必须待从模块回答后再撤销其请求信号；从模块发出回答信号，必须待获知主模块请求信号已撤销后，再撤销其回答信号。
半同步通信：半同步通信集同步与异步通信之优点，既保留了同步通信的基本特点，如所有的地址、命令、数据信号的发出时间，都严格参照系统时钟的某个前沿开始，而接收方都采用系统时钟后沿时刻来进行判断识别。同时又像异步通信那样，允许不同速度的模块和谐地工作。为此增设了一条”等待”(WAIT) 响应信号线，采用插入时钟（等待）周期的措施来协调通信双方的配合问题。分离式通信：这种方式控制比较复杂，一般在普通微型计算机系统很少采用。
第四章 存储器
- 重点章节-需
重点记忆理解练习
| 掌握 | 理解 | 了解 |
|---|---|---|
| 4.2.5 存储器与CPU的连接-扩容(可能出设计) | 4.1 概述 | 4.2 中其它的小节 |
| 4.3 高速缓冲存储器-Cache(替换的原理、方法) | 4.2.3 随机存取存储器 | 4.4 辅助存储器(磁盘、光盘等工作原理) |
| 4.2.4 只读存储器 | ||
| 4.2.6 存储器的校验(奇偶、汉明码等) |
4.2.5 存储器与CPU的连接-扩容(掌握)
存储容量的扩容位扩展：位扩展是指增加存储字长。
字扩展：字扩展是指增加存储器字的数量。
字、位扩展：孚位扩展是指既增加存储字的数量，又增加存储字长。
4.3 高速缓冲存储器(掌握)
工作原理：主存由
个可编址的字组成，每个字有惟一的n 位地址。为了与Cache 映射，将主存与缓存都分成若干块，每块内又包含若干个字，并使它们的块大小相同（即块内的字数相同）。这就将主存的地址分成两段：高m 位表示主存的块地址，低b 位表示块内地址，则 = M 表示主存的块数。同样，缓存的地址也分为两段：高c 位表示缓存的块号，低b 位表示块内地址，则 = C表示缓存块数，且C 远小于M。主存与缓存地址中都用b 位表示其块内字数，即B = 反映了块的大小，称B 为块长。 
命中率：在一个程序执行期间，设
为访问Cache 的总命中次数， 为访问主存的总次数，则命中率h 为 设
为命中时的Cache 访问时间， 为未命中时的主存访问时间， (1 - h) 表示未命中率，则
Cache-主存系统的平均访问时间为 当然，以较小的硬件代价使Cache-主存系统的平均访问时间
越接近千 越好。用e 表示访问效率，则有 
映射机制
直接映射
这种方式的优点是实现简单，只需利用主存地址的某些位直接判断，即可确定所需字块是否在缓存中。
全相连映射
这种方式所需的逻辑电路甚多，成本较高，实际的Cache 还要采用各种措施来减少地址的比较次数。
组相连映射
组相联映射的性能及其复杂性介于直接映射和全相联映射两者之间，当r = 0 时是直接映射方式，当r = c 时是全相联映射方式。
例题
4.1 概述(理解)
4.1.1 存储器分类
按照介质分类：半导体存储器、磁表面存储器、磁芯存储器、光盘存储器。
按照存取方式分类：随机存储器RAM、只读存储器ROM、串行访问存储器。
按在计算机中的作用分类：存储器、辅助存储器、缓冲存储器。
4.2.3 随机存取存储器(理解)
随机存取存储器按其存储信息的原理不同，可分为静态RAM 和动态RAM 两大类。
- 静态RAM：由于静态RAM 是用触发器工作原理存储信息，因此即使信息读出后，它仍保持其原状态，不需要再生。但电源掉电时，原存信息丢失，故它属易失性半导体存储器。
- 动态RAM：即使电源不掉电，信息也会自动消失。为此，必须在2ms内对其所有存储单元恢复一次原状态，这个过程称为再生或刷新。由千它与静态RAM 相比，具有集成度更高、功耗更低等特点，目前被各类计笲机广泛应用。
4.2.4 只读存储器(理解)
按照ROM的原始定义，一旦注入原始信息即不能改变，但是随着用户的需要，总是希望能任意的修改ROM内的信息，这便出现了PROM、EPROM、EEPROM等等。
- PROM：一次性编程的制度存储器。
- EPROM：一种可擦除可编程只读存储。
- EEPROM：在联机条件下，用宇擦除方式或页擦除方式，既可局部擦写，又可全部擦写的EPROM。
4.2.6存储器的校验(理解)
带我理解一下这一章节，时间太久了，渐渐的忘了。。。。。。。。
4.4 辅助存储器(了解)
自己看看书了解一下就好，这里就不过多的赘述了，详情在课本的124页上下的部分。考试据我猜测顶多是一个选择题或者是填空题的份额。
第五章 输入输出系统
- 相对来讲，比较简单，但仍
不能掉以轻心
| 掌握 | 理解 | 了解 |
|---|---|---|
| 5.5 程序中断方式 | 5.1 概述 | 5.2 I/O设备 |
| 5.6 DMA方式 | 5.4 程序查询方式 |
5.5 程序中断方式(掌握)
5.5.1 中断的概念
计算机在执行程序的过程中，当出现异常情况或特殊请求时，计算机停止现行程序的运行，转向对这些异常情况或特殊请求的处理，处理结束后再返回到现行程序的间断处，继续执行原程序。这就叫做”中断”。
5.5.2 I/O中断的产生
I/O设备与CPU由于本身的机电特性的影响而产生的速度差距，在设备准备的同时，CPU 不作无谓的等待，而继续执行现行程序，只有当I/O设备准备就绪向CPU提出请求后，再暂时中断CPU现行程序转人I/O服务程序，这便产生了I/O中断。
5.5.3 程序中断方式的接口电路
中断请求触发器与中断屏蔽触发器
略。
5.5.4 I/O中断处理过程
5.5.5 中断服务程序的流程
- 保护现成
- 中断服务
- 恢复现场
- 中断返回
5.6 DMA方式(掌握)
- 原理：数据传送不经过 CPU，由 DMA 控制器实现内存和外设、外设和外设之间的直接快速传递。
- 系统构成： DMA 作为主设备之一 — DMA 与 IO 接口集成 — DMA 提供专门 IO 总线。
- 两种工作状态：被动态(未获得总线的控制权，收到CPU控制)，主动态(获得总线控制权)。
传输步骤：
- 申请：一个设备接口试图通过总线向另一个设备发送数据，先向 CPU 发送 DMA 信号。
- 响应：CPU 收到 DMA 信号，当前总线周期结束后，按 DMA 信号优先级响应相应的 DMA 控制器。
- 数据传送：DMA 收到 CPU 响应，获得总线控制权，开始直接数据传送。
- 传送结束：设备向 CPU 发送 DMA 结束信号，交换总线控制权。
DMA 操作类型：
- 数据传送：源地址数据传到目的地址。
- 数据校验：不传输，只校验某数据块内部的每个字节。
- 数据检索：不传输，只在制定内存区域内查找某个关键字或某几个数据位是否存在
- DMA 操作方式：
- 单字节传输模式：每次 DMA 操作传送一个字节。
- 块传输模式：每次传送多个字节，有个当前字节计数器，+1 +1 +1
- 请求传输模式：DMA 控制器询问外设，当外设请求信号无效时，暂停传输（不释放总线）；再次有效再继续传输级联传输模式：多个 DMA 级联，分布式
- DMA 传输模式：
- 停止 CPU 访问内存：传输速率高的设备传输时有优势
- 周期挪用：DMA 挪用一个或几个内存周期。若此时 CPU 不需要访存则不冲突，若冲突则 DMA 优先
- DMA 与 CPU 交替访存：直接交替访存，不需要浪费时间
5.1 概述(理解)
5.1.1 输入输出系统的发展概况
- 早期阶段
- 接口模块和DMA阶段
- 具有通道结构的阶段
- 具有 I/O 处理机的阶段
5.1.2 输入输出系统的组成
- I/O 软件
- I/O 硬件
5.1.4 I/O 设备与主机信息传送的控制方式
I/O 设备与主机交换信息时，共有5 种控制方式：程序查询方式、程序中断方式、直接存储器存取方式(DMA) 、I/O 通道方式、I/O 处理机方式。
5.4 程序查询方式(理解)
5.4.1 程序查询流程
- 核心任务是时时刻刻的查询I/O 设备是都已经准备就绪。
例题
5.2 I/O 设备(了解)
大致分三类：人机交互设备、计算机信息的存储设备、机-机通信设备。
不过多赘述，这部分内容很简单，都是一些常识问题，就是说一下常见的输入输出设备有哪些，介绍一下简单的应用。详情->略。
第六章 计算机的运算方法
- 非常重要-建议勤加练习-肯定是
大题-计算题-重点练习。
| 掌握 | 理解 | 了解 |
|---|---|---|
| 6.2 数的定点表示和浮点表示 | 6.1 无符号数和有符号数 | 6.4.3 浮点运损所需的硬件配置 |
| 6.3.2 加法与减法运算 | 6.3.1 移位运算 | 6.5.1 ALU电路 |
| 6.3.3 乘法运算 | 6.3.4 除法运算 | |
| 6.4 浮点四则运算 | ||
| 6.5.2 快速进位链 ※ |
6.2 数的定点表示和浮点表示
6.2.1 数的定点表示
小数点固定在某一位置的数称为定点数，有下面两种形式。
左侧的是纯小数，右侧的是纯整数。下方分别是他们的表示范围。在定点机中，由于小数点的位置固定不变，故当机器处理的数不是纯小数或纯整数时，必须乘上一个比例因子，否则会产生溢出。
6.2.2 数的浮点表示
浮点数就是小数点位置是变动的，如图所示。
格式是这样的
浮点数的表示范围
浮点数的规格化：为了提高浮点数的精度，其尾数必须为规格化数。如果不是规格化数，就要通过修改阶码并
同时左右移尾数的办法，使其变成规格化数。将非规格化数转换成规格化数的过程称为规格化。对于基数不同的浮点数，因其规格化数的形式不同，规格化过程也不同。当基数为2 时，尾数最高位为1 的数为规格化数。规格化时，尾数左移一位，阶码减1 （这种规格化称为向左规格化，简称左规）；尾数右移一位，阶码加1 （这种规格化称为向右规格化，简称右规）。
6.2.3 定点数和浮点数的比较
- 当浮点机和定点机中数的位数相同时，浮点数的表示范围比定点数的大得多。
- 当浮点数为规格化数时，其相对精度远比定点数高。
- 浮点数运算要分阶码部分和尾数部分，而且运算结果都要求规格化，故浮点运算步骤比定点运算步骤多，运算速度比定点运算的低，运算线路比定点运算的复杂。
- 在溢出的判断方法上，浮点数是对规格化数的阶码进行判断，而定点数是对数值本身进行判断。
- 例如，小数定点机中的数，其绝对值必须小于1 ，否则”溢出“，此时要求机器停止运算，进行处理。为了防止溢出，上机前必须选择比例因子，这个工作比较麻烦，给编程带来不便。而浮点数的表示范围远比定点数大，仅当“上溢”时机器才停止运算，故一般不必考虑比例因子的选择。
- 例题1：
- 例题2：
IEE754标准的浮点数的表示方法
6.3.2 定点数加减运算
在介绍加减法之前，先明确一下移位的运算规则。
补码运算公式
算术移位和逻辑移位的区别
举例：
溢出判断：参加操作的两个数（减法时即为被减数和 “求补” 以后的减数）符号为相同，其结果的符号与源操作数的符号不同，即为溢出
6.3.3 乘法运算
由上式可见，两数相乘的过程，可视作加法和移位两种运算，这对计算机来说是非常容易实现的
- 原码乘法
示例：
补码乘法：
- 符号位单独异或运算
- 尾数部分绝对值相乘
例题
用原码阵列乘法器、补码阵列乘法器分别计算 x*y
（1）x=11011，y=-11111
（2）x=-01011，y=11001
第七章 指令系统
- 寻址方式比较多-建立
熟知
| 掌握 | 理解 | 了解 |
|---|---|---|
| 7.3 寻址方式 | 7.1 机器指令 | 7.5.2 RISC的主要特征 |
| 7.2 操作数类型和操作类型 | 7.5.3 RISC和CISC的比较 |
第八章 CPU的结构与功能
- 此章节没有了解的内容-全部是掌握、理解，
非常重要-重点记忆-勤加练习
| 掌握 | 理解 |
|---|---|
| 8.3 指令流水 | 8.1 CPU的结构 |
| 8.2 指令周期 | |
| 8.4 中断系统 | |
| 8.5 控制单元的功能(唐书8.2) | |
| 8.6 组合逻辑设计(唐书10.1，特点和基本步骤) | |
| 8.7 微程序设计(唐书10.2，特点和基本步骤) |
``
